#### MANUFACTURE OF SEMICONDUCTOR DEVICE

Publication number: JP10261713 (A)
Publication date: 1998-09-29
Inventor(s): KIMURA TADAYUKI

Applicant(s): SONY CORP


- International: H01L21/302; H01L21/3065; H01L21/768; H01L21/02; H01L21/70; (IPC1-7): H01L21/768; H01L21/3065

- European: Application number: JP19970066403 19970319 Priority number(s): JP19970066403 19970319

Abstract of JP 10261713 (A)

PROBLEM TO BE SOLVED: To provide a method for manufacturing a semiconductor device that can form a fine contact hole with a shape that is vertical to a semiconductor substrate, SOLUTION; A fluorine plasma ion 17 is applied to an NSG film 12 vertically according to a polycrystalline silicon mask 16 immediately after an etching is started, thus forming a contact hole 18 vertically to a silicon substrate 11. A reaction product 19 is formed at a side wall layer 15 due to the decomposition of an etching gas along with the progress of etching and the track of ions is bent. At this stage, the etching is stopped and an ashing is performed by an oxide gas. The reaction product 19 being formed at the side wall layer 15a is removed by the ashing using an oxide plasma ion 17a and hence the straight-shead property of the ion track is improved.; After that, the contact hole 18 is opened by repeating etching and ashing.





Data supplied from the esp@cenet database - Worldwide

### (19) 日本国特許庁 (JP)

# (12) 公開特許公報(A)

## (11)特許出顧公開番号

特開平10-261713 (43)公開日 平成10年(1998) 9月29日

C

審査請求 未請求 請求項の数6 OL (全 9 頁)


(21)出願番号 特願平9-66403 (71)出願人 000002185 ソニー株式会社 実本部品川区北品川 6 丁目 7 番35号 (72)発明者 木村 忠之 東京都品川区北品川 6 丁目 7 番35号 ソニー株式会社内 (74)代理人 弁理士 藤島 洋一郎


### (54) 【発明の名称】 半導体装置の製造方法

### (57)【要約】

【課題】 半導体基板に対して垂直な形状の微細なコン タクトホールを形成することができる半導体装置の製造 方法を提供する。

【解決手段】 エッチング開始値続はフッ素アラズマイ オン17が参結局シリコンマスク16に於ってNSG限 12内へ基度11に対して垂直な形状となる。エッチン の進行とともに側壁層15 aにエッチングカスの分解 による反応生成物19が形できたれ、イオンの軌道が曲げ られる。この段階でエッチングを中止し、酸素ガスによ るアッシングを行う。酸素プラズマイオン17 aによる アッシングを15。側壁層15 aに形成された反応牛成 物19は除去されるのでイオン軌道の汽進性は改善され る。その後、エッチングとアッシングを続り返して行い コンタクトホール18を開口する。





【特許請求の範囲】

【請求項1】 被コンタクト領域を覆うように形成された絶縁順に、前記被コンタクト領域に達するコンタクト いた形成する工程を含む半導体装置の製造方法であって、

前記絶縁階上にエッチングマスク層を形成したのち、 前記エッチングマスク層を用いて前記絶縁層を選択的に エッチングするエッチング工程と、前記エッチング工程 で生じた反応作成物を除去するアッシング工程とを交互 に行うことで前記コンタフトホールを形成することを特 徴とする半準体数置の製造たり

【請求項2】 前記エッチング工程はフッ素アラズマを 主成分とする雰囲気下で行われ、前記アッシング工程は 酸素プラズマを主成分とする雰囲気下で行われることを 特徴とする請求項1証数の半導体装置の製造方法。

【請求項3】 前記エッチングマスク層は、前記絶縁膜 に対してエッチング選択比が高くかつ酸栗プラズマ耐性 の強い物質からなる連膜であることを特徴とする請求項 2記載の半導体装置の製造方法。

【請求項4】 前記エッチングマスク層は、多結晶シリコン膜、金属薄膜または窒化シリコン膜であることを特徴とする請求項3記載の半導体装置の製造方法。

[請求項5] 被コンタクト領域を覆うように形成された た絶縁層に、この被コンタクト領域に達するコンタクト ホルルル形成する工程を含む半導体装置の製造方法であって、

前記絶縁層の上に第1のマスク層を形成する工程と、 前記第1のマスク層に開口を形成する工程と、

前記開口の内面をも覆うようにして前記第1のマスク層 上に第2のマスク層を形成する工程と、

前記第2のマスク層を異方性エッチングによりエッチングして、前記開口の内側面に、第2のマスク層からなる 側壁を形成する工程と、

前記側壁の形成された開口の内面をも覆うようにして、 前記絶縁層とほぼ等しいエッチング選択比を有する薄膜 を形成する工程と、

前記算2のマスク圏からなる側壁および前記算1のマス ク層をマスクとして前記差疑層をエッチングし、前記被 コンタクト領域に達するコンタクトホールを形成する工 程とを会れたとを特徴とする主導体装置の製造方法。

【請求項6】 前記第1および第2のマスク層は多結晶 シリコンからなり、前記等膜は、熱酸化処理により形成 されるシリコン酸化膜であることを特徴とする請求項5 記載の半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体基板へのコンタクトホール形成工程を含む半導体装置の製造方法に関する。

[0002]

【従来の技術】近年の半導体装置においては、素子微細 化の進展による装置性能の向上や集積度の向上が著しい が、特に微細なデザインルールが適用されるMOS (Me tal Oxide Semiconductor)デバイス等の加工において は、リソグラフィ技術が主流である。しかし、従来のリ ソグラフィ技術では、近年のデバイスデザインに求めら れる超微細加工を行うのは困難である。このため、例え ば、リソグラフィ技術によって半導体基板上の絶縁膜に コンタクトホールを形成する場合は、コンタクトパター ンを形成するレジストマスク自体を工夫したり、あるい はレジストマスクを従来とは異なる材料で形成する必要 がある。レジストマスクを工夫する方法としては、例え ばゲート等の配線加工を行う場合、ゲートを形成すべき 位置に形成したレジストのパターンサイズを、アッシン グ等の技術を用いてさらに縮小する方法がある。また、 レジストマスク自体を従来とは異なる材料で形成する方 法としては、エッチングマスクとして例えば多結晶シリ コンを用いると共に、このエッチングマスクをパターニ ングしてエッチング用開口を形成したのち、この開口を **覆うように再度多結晶シリコン膜を形成することにより** 間口パターンサイズを縮小し、しかるのち、この縮小さ れた開口バターンに従って絶縁膜をエッチングしてコン タクトホールを形成する方法がある。

【0003】このような多結晶シリコンによるマスク は、例えば図9および図10に示したような方法により 形成することができる。すなわち、図9(a)に示した ようは、CVD (Chemical Vapor Deposition : 化学的 気相成長)法により、シリコン基板101上に膜厚が1 μm程度のノン・シリケート・ガラス(NSG)膜10 2を形成し、このNSG膜102上に膜厚が300nm 程度の多結品シリコン膜103を形成する。続いて、リ ソグラフィ技術を用いて、多結晶シリコン膜103の上 部にコンタクトパターンを有するフォトレジスト膜10 4を0.3μm程度の膜厚となるように形成する。この フォトレジスト膜104をエッチングマスクとして多結 品シリコン膜103を異方性エッチング法を用いてエッ チングし、その後フォトレジスト膜104を除去するこ とにより、図9(b)に示したように、多結晶シリコン 膜103に開口104を形成する。

【0004】続いて、図10(a)に示したように、C VD法により多結晶シリコン質102上に、別えに関して 04に露出しているNSの膜102上に、例えば照厚1 40nmの多結晶シリコン膜105を形成する。次に 図10(b)に示したように、異力性エッチング法を用 いて多結晶シリコン膜105をエッチングし、側壁層 (サイドウォール)105aを形成する。以上の工程に より多結晶シリコンマスク106を得ることができる。 【0005】

【発明が解決しようとする課題】図11および図12 は、上記のようにして形成した多結晶シリコンマスク1 06をエッチングマスクとしてコンタクトホール形成のためのドライエッチングを行った際の変化の使了を表すものである。たお、七はエッチングの開始からの経過時間であり、 $1_0$ にはエッチング開始直後の時間を表す値である。011(a)に示したように、エッチング開始直後後( $t=t_c$ )においては、多結晶シリコンマスク106に従ってイオンがNSG膜102内へ運産に入射するため、コンタクトホール108の内側散はシリコン基収がは大力に対して重直な形状となる。引き続きエッチングが進行してt+t\_( $t_c$ )となると、011

(b) に示したようになる。この時点でも、イオンはN SG限102内へ垂直に入射するため、コンタクトホー ル108の内側壁はシリコン基板101に対して垂直な 新紙とかっている。

【0006】さらにエッチングが進行してしゃし。(しょうtょ)となると、図12(a)に示したように、側 帳間105aの内面壁にエッナングオスの分解による反 必生成物107が形成される。この反応生成物107が電子により負に帯電するため、入射したイオンの軌道が曲げられ、コンタクトホール108の内側壁が削られる。この現象はドライエッナングの終了時(t=t。, t。) t。) せこ。 図12(b)に示したようにコンタクトホール108の所収はボウイング形状(bowln s: 下状に広がった状態)とたる。

【0007】図13および図14は、上述の方法により 形成されたコンタクトホール108に導電膜である多結 晶シリコン膜を埋め込む工程を表すものである。図13 (a) に示したようにコンタクトホール108を開口し た後、図13(b)に示したように、CVD法により、 多結晶シリコン膜103 Lおよびコンタクトホール10 8内に300nm程度の膜厚の多結晶シリコン膜109 を形成する。このとき、コンタクトホール108はボウ イング形状となっているため、図13(b)に示したよ うに、コンタクトホール108内の多結晶シリコン膜1 09にボイドと呼ばれる空隙110が形成される。次 に、図14(a)に示したように多結品シリコン膜10 9をエッチバック法によりエッチングする。多結晶シリ コン膜109の上表面からエッチングが進行し、図14 (b) に示したようにNSG膜102 Eの多結晶シリコ ン膜103が除去される。

【0008】このように、従来の方法では、エッチング によりコンタクトホール108を形成する際に剛墜層 105 のの側壁は維持する反応生成物107に起因してイ オンの軌道が曲げられて、コンタクトホール108の形 状がボウイング状になってしまうため、その検コンタク トホール108内に多結晶シリコン膜109を埋め込ん だときに、多結晶シリコン膜109中に突旋110が形 成されることが多かった。このため、多結晶シリコン膜 109をエッチバック法により除去する際に、コンタク トホール108の底部のシリコン類は107年が前られて しまい、コンタクト特性が劣化するという間短があった。また、側壁帽105 aの形状やエッチング条件を調整することによりコンタクトホール108の形状を改善するのは相響であった。

【○○○○】本発明はかかる問題点に鑑みてたされたもので、その目的は、コンタクトホールの飛過加工において、半導体基既と対して重要形状のコンタクト 形成することでコンタクトの信頼性と歩留りとを向上することができる半導体装置の製造方法を提供することに なみ、

## [0010]

【課題を解決するための手段】本発明に係る半導体装置 の製造方法は、被コンタクト領域を覆うように形成され た絶縁層に、この被コンタクト領域に達するコンタクト ホールを形成する工程を含む半導体装置の製造方法であ って、絶縁層上にエッチングマスク層を形成したのち、 このエッチングマスク層を用いて絶縁層を選択的にエッ チングするエッチング工程と、エッチング工程で生じた 反応生成物を除去するアッシング工程と、を交互に行い ながらコンタクトホールを形成するようにしたものであ る。ここで、エッチング工程は例えばフッ素プラズマを 主成分とする雰囲気下で行い、アッシング工程は例えば 酸素プラズマを主成分とする雰囲気下で行うことができ る。この場合、エッチングマスク層としては、絶縁膜に 対してエッチング選択比が高くかつ酸素プラズマ耐性の 強い物質からなる薄膜、例えば多結晶シリコン膜、金属 薄膜または窒化シリコン膜を用いることができる。

【0011】本発明に係る他の半導体装置の製造方法 は、被コンタクト領域を覆うように形成された絶縁層 に、この被コンタクト領域に達するコンタクトホールを 形成する工程を含む半導体装置の製造方法であって、絶 緑層の上に第1のマスク層を形成する工程と、第1のマ スク層に開口を形成する工程と、開口の内面をも覆うよ うにして第1のマスク層上に第2のマスク層を形成する 工程と、第2のマスク層を異方性エッチングによりエッ チングして、開口の内側面に、第2のマスク層からなる 側壁を形成する工程と、側壁の形成された開口の内面を も覆うようにして、絶縁層とほぼ等しいエッチング選択 比を有する薄膜を形成する工程と、第2のマスク層から なる側壁および第1のマスク層をマスクとして薄膜およ び絶縁層をエッチングし、被コンタクト領域に達するコ ンタクトホールを形成する工程とを含んでいる。ここ で、第1および第2のマスク層としては例えば多結晶シ リコンを用い、薄膜としては例えば熱酸化処理により形 成されるシリコン酸化膜を用いることができる。

【0012】本発明に係る半導体装置の製造方法では、 エッチングマスク層を用いて絶縁層にコンタクトホール を開口する際にエッチングとアッングとを交互に行う ことにより、エッチングガスの分解によってエッチング マスクの内側面に形成された反応・成数が除去される。 これにより、エッチングに供されるイオン軌道の直進性 が保たれ、基板とほぼ垂直な形状のコンタクトホールが 得られる。

【0013】本発明に係る他の半導体装置の馳血方法では、絶縁層のエッチングの池行と共に開壁にエッチング 力スの分解による反応生成物が形成され、イオンの軌道 が曲げられるが、形成されたコンタクトホールの上部の 麒熙は反応牛成物により保護されてエッチングが進行せ ボー方、コンタクトホールの下部の内壁面には反応生 成物が形成されないのでエッチングが進行する。その結 果、コンタクトホールの上部の狭い部分がいわば較りと して作用してイオンの入射街面積を制限するため、イオ ンの軌道が応がってコンタクトホールの内側壁をエッチ ングしたとしてもボウイング状に勤らむことはなく、基 板とほぼ連直を形状のコンタクトホールが得られる。 【0014】

【発明の実施の形態】以下、本発明の実施の形態について図面を参照して詳細に説明する。

【0015】[第1の実施の形態]図1〜図4は、本発明の第1の実施の形態に係る半導体装置の製造方法を工程間に表すものである。

【0016】本方法に係る上翼のちうち、多結晶シリコンマス クの形成工程と実質的に同じである。すなわち、まず、 図1(a)に示したように、シリコン基板111 kccV D法により例えば1μm程度の概要のNSG膜12を形成し、さらにその上に例えば300m程度の概要の外SG膜32を 成し、さらにその上に例えば300m程度の概算の多 結晶シリコン膜13を形成する。続いて、リソクラフィ 技術を用いて多結晶シリコン膜13の上部にコンタクト パターンを有する膜壁0、3μm程度のフォトレジスト 腹14を形成する。次に、異方性エッチング社を用いて、フォトレジスト膜14をエッチングマスクとして多 結晶シリコン膜13をエッチングマスクとして多 結晶シリコン膜13をエッチングマスクとして多

(b) に示したように、多結晶シリコン膜13に開口1 3 aを形成する。その後、フォトレジスト膜14を除去 する。ここで、NSG膜12は木発明における絶縁層に 対応する。

【0017】次に、図2(a)に示したように、CVD 振しまり例えば140nm程度の襲厚の多結晶シリコン 限15を形成する。次に、図2(b)に示したように、 異方性エッチング法を用いて多結晶シリコン膜15をエ ッチングし、多結晶シリコン膜15をコ 変に側壁筒15を形成する。これにより、多粘晶シリコンマスク 16は未選別におけるエッチングマスク層に対応する。 「00181次に、図3および図4を参照して、上記の ようにして形成した多結晶シリコンマスク16をエッチングマスクとしてNSG膜12を選択的にエッチングマスクとしてNSG膜12を選択的にエッチング し、シリコン基板11の図示したい被コンタクト領域に 達するコンタクトホールを形成する工程について即明す

【0020】この段階でエッチングを中止し、今度は、 図4 (a) に示したように、酸素(O。) ガスによるア ッシング(ashing ;灰化処理)を行う。この場合のアッ シングには、例えばマグネトロンエッチャーによる高密 度プラズマプロセスを用い、アッシングガスとしては例 えば酸素 (O, ) /アルゴン (Ar) をそれぞれ10/ 100sccmの割合で使用する。また、チャンバ内圧 カは5.3Pa.RFバイアスは600W、時間は10 秒間とする。この酸素プラズマイオン17aによるアッ シングにより、図4(a)に示したように、側壁層15 aに形成された反応生成物19が除去されるのでイオン 軌道の直進性は改善される。その後、再び上述の条件に よりフッ素プラズマイオンによるエッチングを行い、図 4 (b) に示したように側壁層15aに反応生成物19 が推結すると上述の条件により酸素プラズマイオンによ るアッシングを行う。そして、エッチングとアッシング とを交互に繰り返して行うことにより、コンタクトホー ル18を開口する。

【0021】このように、本実施の形態による半導体装 置の製造方法によれば、多結晶シリコンマスク16をエ ッチングマスクとしてNSG膜12をエッチングする際 に、側壁層15aに反応生成物19が形成された段階で フッ素プラズマイオンによるエッチングから酸素プラズ マイオンによるアッシングに切り替えて反応生成物19 を除去して、再度エッチングを行うというエッチングと アッシングの交互の繰り返しによりコンタクトホール1 8を開口するようにしたので、側壁層15aへのエッチ ングガスの分解による反応生成物19の堆積を防止する ことができる。このため、反応生成物19が電子により 負に帯電して入射イオンの軌道が曲げられ、コンタクト ホール18の側壁が削られるという現象が生じないの で、コンタクトホール18の形状がボウイング状になる のを回避できる。したがって、その後のコンタクトの埋 め込み時において空隙が形成されることがなく、コンタ クトの信頼性と歩留りとを向上することができる。

【0022】「第2の実施の無限」図ラー図もは本発明 の第2の実施の形態に係る半導体装置の製造方法を工程 順に表すものである。本実施の形態では、1配の第1の 条件におけるNSG膜12の代わりに工験化シリコン駅 21を用いると共に、第1の実施の形態におけるも割り シリコンマスク16を形成した後、この多結晶シリコン マスク16上に酸化膜を形成する構成としたものであ る。なお、図1~図4と同一構成部分については同一符 号を付する。

【0023】まず、図5(a)に示したように、シリコ ン基板11上の全面に例えば1200nm程度の膜厚の 二酸化シリコン膜21を形成する。続いて、CVD法に より、二酸化シリコン膜21上に例えば300nm程度 の膜厚の多結晶シリコン膜13を形成する。その後、リ ソグラフィ技術を用いて多結晶シリコン膜13の上部に コンタクトパターンを有する膜厚(). 3 μm程度のフォ トレジスト膜14を形成する。次に、このフォトレジス ト膜14をエッチングマスクとして、多結晶シリコン膜 13を、例えばECR (electron cycrotron resonance e. 電子サイクロトロン共鳴) エッチャーを用いてエッ チングし、多結晶シリコン膜13に開口13aを形成す る。その後、アッシングによりフォトレジスト膜14を 除去したのち、図5(b)に示したように、CVD法に より、多結晶シリコン膜13ト、および開口13aの二 酸化シリコン膜21上に例えば140nmの膜厚の多結 晶シリコン膜15を形成する。次に、図6(a)に示し たように、マグネトロンエッチャーを用いた異方性エッ チングにより、多結晶シリコン膜15全面をエッチバッ クすると共に、多結晶シリコン膜13の開口13aの内 **御壁部分にのみ多結晶シリコン膜を残し、側壁層15a** を形成する。これで、多結晶シリコン13および側壁1 5 aからなる多結晶シリコンマスク16の形成が完了す る、ここで、二酸化シリコン膜21は本発明における絶 緑層に対応し、多結晶シリコン膜13は木発明における 第1のマスク層に対応し、多結品シリコン膜15は本発 明における第2のマスク層に対応し、側壁層15aは本 発明における側壁に対応する。

【0024】続いて、図6(b)に示したように、例え ば800~850°C健康の温度下での熟験化により、 多結局シリコンマスク16の表面に例えば10~20 n 配腹の関厚の二酸化シリコン関22を形成する。この 二酸化シリコン関22は、本発明における薄膜に対応する。

【0025】次に、図7ちよび図8を参照して、多統品 シリコンマスク16をエッチングマスクとして二版化 リコン製21を選択的にエッチングし、シリコン基板1 1の図示しない被コンククト領域に達するコンタクトホールを開口する工程について説明する。この場合のエッチングの金件と議員1の実施が現と同様とする。この場 合、図7(a)に示したように、エッチング開始直後は 多結晶シリコンマスク16に従ってフッ素プラズマイオ ンが二酸化シリコン膜21内へ垂直に入射するため、コ ンタクトホール18はシリコン基板11に対して垂直な 形状となる。また、このとき同時に二酸化シリコン膜2 2も削られていく。その後、図7 (b) に示したよう に、エッチングの進行とともに側壁層 15aにエッチン グガスの分解による反応生成物19が形成され、イオン の軌道が曲げられる。更に時間が経過すると、図8 (a) に示したように、コンタクトホール18の上部の 側壁は反応生成物19により保護されてエッチングが進 行しないが、コンタクトホール18の下部の内壁面には 反応生成物19が形成されないのでエッチングが進行す る。その結果、コンタクトホール18の上部の狭い部分 がいわば絞りとして作用してイオンの入射断面積を制限 するため、イオンの軌道が曲がってコンタクトホール1 8の内側壁をエッチングしたとしても従来のようにボウ イング状に膨らむことはなく、図8(b)に示したよう に、ほぼ垂直形状のコンタクトホール18が得られるこ ととなる。


【0026】このように木実施の形態による半導体装置 の製造方法によれば、多結晶シリコンマスク16の上に 二酸化シリコン膜22を形成して、これらをエッチング マスクとして一酸化シリコン膜21をエッチングするよ うにしたので、コンタクトホールがボウイング形状を呈 するのを防止してシリコン基板11に対してほぼ垂直な 内壁面を持つコンタクトホール18を得ることができ る。したがって、コンタクトホール18内を導電材料で 完全に埋め込むことができるようになり、従来のような 微小空隙は発生しない。このため、導電膜のエッチバッ クをする際、シリコン基板11まで削られてコンタクト ホール特性が劣化することを防止することができる。 【0027】以上、いくつかの実施の形態を挙げて本発 明を説明したが、本発明はこれらの実施の形態に限定さ れるものではなく、その均等の範囲で種々変形可能であ る。例えば、上記実施の形態では、コンタクトホール1 8のエッチングマスクとして多結晶シリコン膜13,1 5aを用いたが、本発明はこれに限定されるものではな く、エッチングされる絶縁膜であるNSG膜12や二酸 化シリコン膜21に対してエッチング選択比が高く(エ ッチング速度が遅く)かつ酸素プラズマ耐性の強い物質 からなる薄膜であれば、他の膜種を用いることもでき る。例えば、硫化チタン (TiN)等の金属薄膜や、電 化シリコン (SiN) 膜等を使用可能である。 [0028]


【発明の効果】以上説明したように、請求項1ないし請 求項4のいずたか1に記載の半導体装置の製造方法によ れば、コンタクトホールを開口する際にエッチングは、 ッシングとを交互に行うことにより、エッチング時にエ ッチングマスクの内側面に形成される反応生度物を除去 しながらエッチングを行うようにしたので、イオン軌道 の直進性が保たれ、コンタクトホールがボウイング状に 形成されるのを防止することができる。これにより、コ ンタクトホール内に将電開産埋め込む際、級小空除等が 歿存することを防止できるので、コンタクトの特性、信 類性および労働りを向上させることができるという効果 を奏する。

【0029】また、請求項5または請求項6記載の半導体装置の製造方法によれば、第13よび第2のマスク層からなるエッチングマスク上に、総経層とはば等しいエッチング強化を有する需要を形成したして総経層のエッチングを行うようにしたので、反応生成物により保護されてエッチングが進行しないコンタクトホール上部部限限するようになり、イオンの軌道が曲がってコンタクトホールの内側壁をエッチングしたとしてもボウイング状に影らむことはなく、基板とは運動変が形成のコンタクトホールが得られる。このため、上記の場合と同様に、コンタクトホール内に事電管を埋め込む繋の微小空隙の発生を防止でき、コンタクトの特性、信頼性および歩留りを一層高めることができるという効果を奏する。【図画の離点を期間】

【図1】本発明の第1の実施の形態に係る半導体装置の 製造方法の一部工程を表す半導体装置の要部断面図であ る。

[[3]1]





【図2】図1に続く工程を表す断面図である。

【図3】図2に続く工程を表す断面図である。

【図4】図3に続く工程を表す断面図である。

【図5】本発明の第2の実施の形態に係る半導体装置の 製造方法の一部工程を表す半導体装置の要常断面図である。

【図6】図5に続く工程を表す断面図である。

【図7】図6に続く工程を表す断面図である。

【図8】図7に続く工程を表す断面図である。

【図9】従来の半導体装置の製造方法の要部工程を表す 半導体装置の票部新面図である。

【図10】図9に続く工程を表す断面図である。

【図11】従来のコンタクトホールのエッチング時における変化の様子を表す断面図である。


【図12】図11に続く状態を表す断面図である。


【図13】従来のコンタクトホールの導電膜による埋め 込み工程を表す断固図である。

【図14】図13に続く工程を表す断面図である。 【符号の説明】

11…シリコン基板、12…NSG観、13、15…多 結晶シリコン酸、14…フォトレジスト膜、15 a…側 越尾、16…多結結シリコンマスク、17…ファ素ブラ ズマイオン、17 a…酸素プラズマイオン、18…コン タクトホール、19…反応生成物、21,22…二酸化 シリコン脚

[32]








[図3]




[図4]














[図6]









【図7】




【図8】




15年 18 15日 18 15日 18 コンタクトホー6 (b)





【図9】




【図10】









[211]




【図12】





【図13】



[X14]

